信号完整性分析工具

   Hyperlynx SI可以用于设计前仿真，实现设计空间探测，在正式布局布线之前增加为保证信号质量和可靠性所需的端接，确定端接元器件值，建立关键信号的布线策略（如定义关键信号网络合适的拓扑结构以及布线长度、间距等）以及关键元器件的布局策略。与此同时Hyperlynx也可以用于PCB布局布线过程中以及布局布线之后的分析和验证，确保设计的PCB板满足信号关于质量、噪声以及电磁辐射等方面严格的电气性能要求，确保当今高性能的板级系统设计一次成功。

   按照设计频率的不同，HyperLynx SI分为：面向500MHz以下设计的HyperLynxEXT和面向千兆位设计的HyperLynx GHz。无论是HyperLynx EXT还是HyperLynxGHz，都包含用于前仿真的LineSim和用于后仿真验证的BoardSim。解决潜在的信号完整性（SI）问题、时序（Timing），串扰（Crosstalk）、EMC问题，分析信号的频率可以从0Hz到数十千兆Hz。提供有丰富的Design Kit，包括PCIE,SATA,SAS,RapidI/O等SERDES接口，DDR,DDR2,DDR3，PCI-X等高速同步通讯接口。

§  业界公认的易用性

§  传输线特征阻抗，耦合，频域损耗模型的精确构建

§  丰富的参数扫描分析

§  优化的阻抗匹配端接方案推荐

§  集成的DDRxWizard分析模块，快速完成DDR，DDR2，DDR3，LPDDR，LPDDR2接口    的时序验证，波形分析

§  业界领先的SERDES分析能力，包括FastEye眼图分析、IBIS-AMI、S参数、SPICE仿真、，误码率预测

§  先进的单过孔，差分过孔模型构建

§  与CES系统的无缝集成